12. 11. 2019  10:23 Svätopluk
Akademický informačný systém

Ľudia na STU


Na tejto stránke máte zobrazené všetky verejne prístupne údaje o zadanej osobe. Niektoré informácie o personálnom zaradení a funkciách osoby môžu byť skryté.

Ing. Lukáš Nagy, PhD.
Identifikačné číslo: 12020
Univerzitný e-mail: lukas.nagy [at] stuba.sk
 
Výskumný pracovník s VŠ vzdelaním - Ústav elektroniky a fotoniky (FEI)

Kontakty     Absolvent     Výučba     Záverečná práca     Publikácie     Vedené práce     

Rok:
Zoraďovať podľa:

Vybraná osoba je autorom nasledujúcich publikácií.

Por.PublikácieDruh výsledkuRokPodrobnosti
1.A on-chip energy harvester system for low voltage applications
Stopjaková, Viera -- Arbet, Daniel -- Nagy, Lukáš -- Kováč, Martin -- Potočný, Miroslav -- Šovčík, Michal -- Rakús, Matej -- Kohútka, Lukáš
A on-chip energy harvester system for low voltage applications. In EUROPRACTICE: Activity report 2018-2019. Heverlee : imec, 2019, s. 51--53.
príspevky v zborníkoch, kapitoly v monografiách/učebniciach, abstrakty2019Podrobnosti
2.An ultra low-voltage rail-to-rail comparator for on-chip energy harvesters
Nagy, Lukáš -- Stopjaková, Viera -- Arbet, Daniel -- Potočný, Miroslav -- Kováč, Martin
An ultra low-voltage rail-to-rail comparator for on-chip energy harvesters. AEÜ International Journal of Electronics and Communications, 108. s. 10--18.
články v časopisoch2019Podrobnosti
3.Device and circuit models of monolithic InAlN/GaN NAND and NOR logic cells comprising D- and E-mode HEMT
Chvála, Aleš -- Nagy, Lukáš -- Marek, Juraj -- Priesol, Juraj -- Donoval, Daniel -- Šatka, Alexander -- Blaho, Michal -- Gregušová, Dagmar -- Kuzmík, Ján
Device and circuit models of monolithic InAlN/GaN NAND and NOR logic cells comprising D- and E-mode HEMT. Journal of Circuits Systems and Computers, 28. s. 2019.
články v časopisoch2019Podrobnosti
4.Hardware dynamic memory manager for hard real-time systems
Kohútka, Lukáš -- Nagy, Lukáš -- Stopjaková, Viera
Hardware dynamic memory manager for hard real-time systems. Annals of Emerging Technologies in Computing, 3. s. 48--70.
články v časopisoch2019Podrobnosti
5.Characterization of monolithic InAlN/GaN NAND and NOR logic gates supported by circuit and device simulations
Chvála, Aleš -- Nagy, Lukáš -- Marek, Juraj -- Priesol, Juraj -- Donoval, Daniel -- Blaho, Michal -- Gregušová, Dagmar -- Kuzmík, Ján -- Šatka, Alexander
Characterization of monolithic InAlN/GaN NAND and NOR logic gates supported by circuit and device simulations. In WOCSDICE 2019. Cabourg, 2019: 2019.
príspevky v zborníkoch, kapitoly v monografiách/učebniciach, abstrakty2019Podrobnosti
6.Investigation of low-voltage, sub-threshold charge pump with parasitics aware design methodology
Kováč, Martin -- Arbet, Daniel -- Stopjaková, Viera -- Šovčík, Michal -- Nagy, Lukáš
Investigation of low-voltage, sub-threshold charge pump with parasitics aware design methodology. In DDECS 2019. Danvers: IEEE, 2019, ISBN 978-1-7281-0072-2.
príspevky v zborníkoch, kapitoly v monografiách/učebniciach, abstrakty2019Podrobnosti
7.Low latency hardware-accelerated dynamic memory manager for hard real-time and mixed-criticality systems
Kohútka, Lukáš -- Nagy, Lukáš -- Stopjaková, Viera
Low latency hardware-accelerated dynamic memory manager for hard real-time and mixed-criticality systems. In DDECS 2019. Danvers: IEEE, 2019, ISBN 978-1-7281-0072-2.
príspevky v zborníkoch, kapitoly v monografiách/učebniciach, abstrakty2019Podrobnosti
8.Návrh nízko-napäťového integrovaného obvodu nanometrovej CMOS technológii
Havlík, Denis -- Nagy, Lukáš
Návrh nízko-napäťového integrovaného obvodu nanometrovej CMOS technológii. Diplomová práca. 2019. 91 s.
záverečná práca2019Podrobnosti
9.Návrh programovateľných vstupno-výstupných bufferov v nanometrovej CMOS technológii
Jonáši, Matúš -- Nagy, Lukáš
Návrh programovateľných vstupno-výstupných bufferov v nanometrovej CMOS technológii. Diplomová práca. 2019. 64 s.
záverečná práca2019Podrobnosti
10.Neural network for circuit models of monolithic InAlN/GaN NAND and NOR logic gates
Chvála, Aleš -- Nagy, Lukáš -- Marek, Juraj -- Priesol, Juraj -- Donoval, Daniel -- Šatka, Alexander
Neural network for circuit models of monolithic InAlN/GaN NAND and NOR logic gates. In DTIS 2019. Danvers: IEEE, 2019, ISBN 978-1-7281-3424-6.
príspevky v zborníkoch, kapitoly v monografiách/učebniciach, abstrakty2019Podrobnosti
11.Performance analysis of ESD structures in 130 nm CMOS technology for low-power applications
Nagy, Lukáš -- Chvála, Aleš -- Marek, Juraj -- Potočný, Miroslav -- Stopjaková, Viera
Performance analysis of ESD structures in 130 nm CMOS technology for low-power applications. In Radioelektronika 2019. Piscataway: IEEE, 2019, s. 28--33. ISBN 978-1-5386-9321-6.
príspevky v zborníkoch, kapitoly v monografiách/učebniciach, abstrakty2019Podrobnosti
12.Towards energy-autonomous integrated systems through ultra-low voltage analog IC design
Stopjaková, Viera -- Kováč, Martin -- Arbet, Daniel -- Nagy, Lukáš
Towards energy-autonomous integrated systems through ultra-low voltage analog IC design. In MIXDES 2019. Lódž: University of Technology, 2019, s. 38--45. ISBN 978-83-63578-15-2.
príspevky v zborníkoch, kapitoly v monografiách/učebniciach, abstrakty2019Podrobnosti
13.Ultra low-voltage rail-to-rail comparator design in 130 nm CMOS technology
Nagy, Lukáš -- Arbet, Daniel -- Kováč, Martin -- Potočný, Miroslav -- Stopjaková, Viera
Ultra low-voltage rail-to-rail comparator design in 130 nm CMOS technology. In DDECS 2019. Danvers: IEEE, 2019, ISBN 978-1-7281-0072-2.
príspevky v zborníkoch, kapitoly v monografiách/učebniciach, abstrakty2019Podrobnosti

Pomocou nasledujúceho tlačidla môžete zobrazený zoznam publikácií exportovať do formátu pre tabuľkový procesor Excel.