17. 10. 2019  5:49 Hedviga
Akademický informační systém

Lidé na STU


Na této stránce máte zobrazeny všechny veřejně přístupné údaje o zadané osobě. Některé informace o personálním zařazení a funkcích osoby mohou být skryty.

Ing. Juraj Brenkuš, PhD.
Identifikační číslo: 19530
Univerzitní e-mail: xbrenkusj [at] stuba.sk
 
Externí spolupracovník - Fakulta informatiky a informačných technológií (STU)

Kontakty     Absolvent     Výuka     Závěrečná práce     Publikace     Vedené práce     

Základní informace

Základní informace o závěrečné práci

Typ práce: Disertační práce
Název práce:Metódy zvyšovania kvality parametrických testov pre analógové integrované obvody
Autor: Ing. Juraj Brenkuš, PhD.
Pracoviště: Ústav elektroniky a fotoniky (FEI)
Vedoucí práce: prof. Ing. Viera Stopjaková, PhD.
Oponent 1:doc. RNDr. Elena Gramatová, PhD.
Oponent 2:prof. Ing. Miroslav Husák, CSc.
Stav závěrečné práce:Závěrečná práce byla úspěšně obhájena


Doplňující informace

Následují doplňující informace závěrečné práce. Kliknutím na odkaz s názvem jazyka zvolíte, v jakém jazyce mají být informace zobrazeny.

Jazyk zpracování závěrečné práce:slovenský jazyk

slovenský jazyk        anglický jazyk

Název práce:Metódy zvyšovania kvality parametrických testov pre analógové integrované obvody
Abstrakt:Táto dizertačná práca sa zaoberá metódami zvyšovania kvality parametrických testov pre analógové integrované obvody, so zameraním sa na časovo efektívny proces návrhu testu ako aj samotnú aplikovateľnosť uvažovaného testu. V teoretickej časti práce je uvedené základné delenie testovacích prístupov, pričom najviac pozornosti je venovanej parametrickým metódam. Následne sú opísané najčastejšie sa vyskytujúce poruchy v CMOS technológiách, ako i spôsoby modelovania ich vplyvu na parametre a činnosť obvodu. Taktiež je tu uvedený prehľad spôsobov poruchovej analýzy lineárnych ako i nelineárnych obvodov. V závere tejto časti sú analyzované existujúe metódy počítania impedancií v obvodoch, ktoré sú využiteľné v procese poruchovej simmulácie. Jadrom práce je časť venovaná návrhu novej, časovo efektívnej metódy počítania impedancií. Navrhnutá výpočtová metóda je založená na vlastných vektoroch a vlastných číslach matice uzlových admitancií obvodu. Následne je podrobne opísaná metodika impedančných poruchových simulácií, ktorá bola v rámci nášho výskumu navrhnutá. Táto metodika je aplikovateľná na ľubovoľný zmiešaný integrovaný obvod s cieľom optimalizovať impedančne založený test. Ďalšia kapitola je venovaná rozvoju parametrických testov, v rámci ktorej je na reálnom obvode strednej zložitosti ukázaná účinnosť a výhody vybranej parametrickej metódy testovania v porovnaní s funkčným a štrukturálnym testom. V experimentálnej časti práce je overená časová efektivita navrhnutej metódy počítania impedancií na symetrických i nesymetrických maticiach, a to pre prípad reálnej aj komplexnej matice. Taktiež je experimentálne dokázaná účinnosť navrhnutej metodiky poruchových simulácií na reálnom obvode s cieľom zvýšenia pokrytia porúch. V záverečnej časti práce sú zhrnuté dosiahnuté výsledky, vedecké a praktické prínosy dizertačnej práce, ako aj smerovanie ďalšieho výskumu v tejto oblasti.
Klíčová slova:parametrické testy, poruchové simulácie, poruchy a defekty, analógové integrované obvody, kvalita analógového testu

Zobrazení a stahování souborů

Pokud chcete zobrazit zadání závěrečné práce, klikněte na ikonu Zobrazit zadání. Ikony Závěrečná práce, Přílohy práce, Posudek vedoucího a Posudek oponenta představují soubory týkající se závěrečné práce, které je možné stáhnout. Budou zobrazeny pouze v případě, že je soubor vložen a zároveň je veřejný.

Zobrazit zadání

Části práce s odloženým zveřejněním:

Závěrečná práce (přílohy závěrečné práce) neomezeně
Posudky závěrečné práce neomezeně