Jun 18, 2019   0:37 a.m. Vratislav
Academic information system

Persons at STU


This page displays all publicly accessible information about the desired person. Some information about the person's occupation and offices may be hidden.

Ing. Juraj Brenkuš, PhD.
Identification number: 19530
University e-mail: juraj.brenkus [at] stuba.sk
 
Výskumný pracovník s VŠ vzdelaním - Institute of Electronics and Phototonics (FEEIT)
 
External colleague - Faculty of Informatics and Information Technologies (STU)

Contacts     Graduate     Lesson     Final thesis     Publications     Supervised theses     

Basic information

Basic information about a final thesis

Type of thesis: Dissertation thesis
Thesis title:Methods of parametric test quality enhancement for analog integrated circuits
Written by (author): Ing. Juraj Brenkuš, PhD.
Department: Institute of Electronics and Phototonics (FEEIT)
Thesis supervisor: prof. Ing. Viera Stopjaková, PhD.
Opponent 1:doc. RNDr. Elena Gramatová, PhD.
Opponent 2:prof. Ing. Miroslav Husák, CSc.
Final thesis progress:Final thesis was successfully defended.


Additional information

Additional information about the final thesis follows. Click on the language link to display the information in the desired language.

Language of final thesis:Slovak

Slovak        English

Title of the thesis:Metódy zvyšovania kvality parametrických testov pre analógové integrované obvody
Summary:Táto dizertačná práca sa zaoberá metódami zvyšovania kvality parametrických testov pre analógové integrované obvody, so zameraním sa na časovo efektívny proces návrhu testu ako aj samotnú aplikovateľnosť uvažovaného testu. V teoretickej časti práce je uvedené základné delenie testovacích prístupov, pričom najviac pozornosti je venovanej parametrickým metódam. Následne sú opísané najčastejšie sa vyskytujúce poruchy v CMOS technológiách, ako i spôsoby modelovania ich vplyvu na parametre a činnosť obvodu. Taktiež je tu uvedený prehľad spôsobov poruchovej analýzy lineárnych ako i nelineárnych obvodov. V závere tejto časti sú analyzované existujúe metódy počítania impedancií v obvodoch, ktoré sú využiteľné v procese poruchovej simmulácie. Jadrom práce je časť venovaná návrhu novej, časovo efektívnej metódy počítania impedancií. Navrhnutá výpočtová metóda je založená na vlastných vektoroch a vlastných číslach matice uzlových admitancií obvodu. Následne je podrobne opísaná metodika impedančných poruchových simulácií, ktorá bola v rámci nášho výskumu navrhnutá. Táto metodika je aplikovateľná na ľubovoľný zmiešaný integrovaný obvod s cieľom optimalizovať impedančne založený test. Ďalšia kapitola je venovaná rozvoju parametrických testov, v rámci ktorej je na reálnom obvode strednej zložitosti ukázaná účinnosť a výhody vybranej parametrickej metódy testovania v porovnaní s funkčným a štrukturálnym testom. V experimentálnej časti práce je overená časová efektivita navrhnutej metódy počítania impedancií na symetrických i nesymetrických maticiach, a to pre prípad reálnej aj komplexnej matice. Taktiež je experimentálne dokázaná účinnosť navrhnutej metodiky poruchových simulácií na reálnom obvode s cieľom zvýšenia pokrytia porúch. V záverečnej časti práce sú zhrnuté dosiahnuté výsledky, vedecké a praktické prínosy dizertačnej práce, ako aj smerovanie ďalšieho výskumu v tejto oblasti.
Key words:parametrické testy, poruchové simulácie, poruchy a defekty, analógové integrované obvody, kvalita analógového testu

Display and download files

To display the final thesis assignment form click on the Display the final thesis assignment form icon. The following icons - Final thesis, Thesis appendices, Supervisor's review, Opponent's review - relate to the final thesis and can be downloaded. They could be displayed on condition they have been inserted and are available publicly.

Display the assignment form

Parts of thesis with postponed release:

Final thesis (final thesis appendices) unlimited
Reviews for final thesis unlimited