20. 9. 2019  22:33 Ľuboslav, Ľuboslava
Akademický informačný systém

Prehľad vypísaných tém - Fakulta elektrotechniky a informatiky


Základné údaje

Typ práce: Bakalárska práca
Názov témy: Integrácia IP jadra do FPGA dosky
Názov témy anglicky: Integration of IP core into FPGA board
Stav témy: schválené (prof. Ing. Daniel Donoval, DrSc. - Garant študijného programu)
Vedúci práce: Ing. Lukáš Kohútka, PhD.
Fakulta: Fakulta elektrotechniky a informatiky
Garantujúce pracovisko: Ústav elektroniky a fotoniky - FEI
Max. počet študentov: --
Akademický rok:2018/2019
Navrhol: Ing. Lukáš Kohútka, PhD.
Abstrakt: IP jadrá predstavujú hardvérové akcelerátory, ktoré sú opísané v jazyku VHDL alebo Verilog a realizovateľné v FPGA technológii. Analyzujte možnosti komunikácie medzi vybraným akcelerátorom (IP jadrom), procesorom pre vybrané FPGA a SoC dosky s použitím procesoru ARM, Microblaze alebo Nios II. Na základe analýzy vyberte jednu dosku a procesor, a navrhnite integráciu vybraného akcelerátora (IP jadra) do danej dosky tak, aby bola komunikácia medzi procesorom a akcelerátorom funkčná a efektívna. Riešenie implementujte a vhodne otestujte.



Obmedzenie k téme

Na prihlásenie riešiteľa na tému je potrebné splnenie jedného z nasledujúcich obmedzení

Obmedzenie na študijný program
Tabuľka zobrazuje obmedzenie na študijný program, odbor, špecializáciu, ktorý musí mať študent zapísaný, aby sa mohol na danú tému prihlásiť.

ProgramZameranieŠpecializácia
B-ELN elektronika-- nezadané -- -- nezadané --

Obmedzenie na predmety
Tabuľka zobrazuje obmedzenia na predmet, ktorý musí mať študent odštudovaný, aby sa mohol na danú tému prihlásiť.

PracoviskoNázov predmetu
Nenájdené žiadne vyhovujúce dáta.